| Creator |
|
|
|
|
|
| Language |
|
| Date |
|
| Source Title |
|
| Source Title |
|
| Vol |
|
| Issue |
|
| First Page |
|
| Last Page |
|
| Publication Type |
|
| Access Rights |
|
| Related DOI |
|
|
|
|
|
| Related URI |
|
|
|
|
|
| Relation |
|
|
|
|
|
| Abstract |
レジスタ回路の低消費電力化のためにはその構成要素であるフリップフロップの低消費電力化が重要である．低消費電力フリップフロップとしてゲーテッドフリップフロップが提案されている．ゲーテッドフリップフロップはデータ書き込みの確率が高い場合は通常のフリップフロップと比較して消費電力が大きくなる．本稿では１ビットのゲーテッドフリップフロップを複数ビット統合することにより電力を削減する方法を提案する．商用の組...込みプロセッサのレジスタ回路に適用してシミュレーションにより評価した結果，複数ビット統合することにより，１ビットのゲーテッドフリップフロップを適用した場合と比較して平均で27%，最大で39%の消費電力が削減できることを確認した．
Since the clock power consumption in today's processors is considerably large, reduction of the clock power in flip-flops is important for reducing the total power consumption of the processors. Recently, a gated flip-flop is proposed for reducing the power consumption of flip-flops. The gated flip-flop employs a clock-gating circuit which stops the clock supply if the input data does not need to be written into the flip-flop. However, when the data is written into the flip-flop, extra power is dissipated in the clockgating circuit. For reducing the wasted power in the clock-gating circuit, this paper proposes a technique for unifying the multiple clock-gating circuits, which reduces the overhead of the clock-gating circuit. Experimental results obtained using a commercial embedded processor demonstrate that our technique reduces the power consumption of register circuits by 27% on average and 39% at the best case compared to the conventional gated flip-flops.show more
|
Export Mendeley
okuhira08_1