| Creator |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| Language |
|
| Publisher |
|
|
|
| Date |
|
| Source Title |
|
| Source Title |
|
| Vol |
|
| Issue |
|
| First Page |
|
| Last Page |
|
| Publication Type |
|
| Access Rights |
|
| Rights |
|
| Related DOI |
|
| Related DOI |
|
|
|
|
|
| Related URI |
|
|
|
|
|
| Related URI |
|
| Related HDL |
|
| Relation |
|
|
|
|
|
| Abstract |
動的可変電圧プロセッサ（以下DVSプロセッサ）の代用となるマルチパフォーマンスプロセッサについて述べる．マルチパフォーマンスプロセッサはプロセッサコア内に複数のＰＥ（Processing Element）コアと連想度を動的に変更可能なキャッシュメモリを搭載する．PEコアはすべて同じ命令セットアーキテクチャを持つが消費エネルギーと動作性能が異なる．アプリケーションの負荷に応じて適応的に一つのPEコア...とキャッシュメモリの連想度を選択することによりピーク性能を保ちつつプログラム実行に必要なエネルギー消費を削減することが出来る．PEコアの切り替えは約1似秒で行うことが出来る．本稿では，商用の90nｍプロセスを利用して設計したマルチパフォーマンスプロセッサの実現例を紹介しその評価結果を報告する．
This paper presents an energy efficient processor which can be used as a design alternative for the dynamic voltage scaling (DVS) processors in embedded system design. The processor core consists of multiple PE (processing element) cores and a scalable set-associative cache memory. The major advantage over the DVS processors is a small overhead for changing its operating speeds. Our processor can change its speeds in 1/x second while conventional DVS processors need hundreds of microseconds for the performance transition [1], [7].show more
|
Export Mendeley
seiichirou07_3